Spike, the RISC-V ISA Simulator, implements a functional model of one or more RISC-V processors.

这篇文档以 SIPEED MaixDuino 的使用为示例说明，并且大部分内容通用于 K210 系列开发板，可供购入 K210 系列顾客参考使用。

今天给大家介绍一款相当厉害的开发板，来自Sipeed（矽速科技）的M1s Dock，并给出与ESP32-S3的对比。

众所周知，自从RISC-V架构兴起后，很多人都认为RISC-V架构，将成为与X86、ARM三足鼎立的架构之一。

中国工程院院士倪光南曾指出，CPU市场被x86和Arm架构垄断，中国要想打破这个局面，开源RISC-V是一大机遇。

SF1系列FPSoC集成有RISC-V CPU硬核、2个DSI硬核、DSC硬核以及128Mbit PSRAM，CPU和FPGA之间能通过AHB总线进行数据交互。

本文讲解在QEMU模拟器上运行一个RISC-V Linux

本文章向大家介绍ESP32-C3的系统底层启动分析，主要内容包括其使用实例、应用技巧、基本知识点总结和需要注意事项，具有一定的参考价值，需要的朋友可以参考一下。

基于JH7110，赛昉科技发布了全球首款高性能、低成本且集成3DGPU的量产RISC-V单板计算机——VisionFive 2。

本文根据第二届RISC-V中国峰会上的主会报告《香山开源高性能RISC-V处理器敏捷设计实践》整理而成。

不久前，Microchip发布新闻稿介绍了其新的中等带宽现场可编程门阵列（FPGA）和FPGA系统级芯片（SoC）器件。

ESP32-C3 是一款安全稳定、低功耗、低成本的物联网芯片，搭载 RISC-V 32 位单核处理器，支持 2.4 GHz Wi-Fi 和 Bluetooth 5 (LE)，为物联网产品提供行业领先的射频性能、完善的安全机制和丰富的内存资源。

CH32V103系列是以RISC-V3A处理器为核心的32位通用微控制器，该处理器是基于RISC-V开源指令集设计。

GD32VF103系列MCU是基于开源指令集架构RISC-V内核的完整新产品，也是全球第一个RISC-V通用MCU产品系列。

CH32V103这款MCU的性能、体验、开发上手难度、实用性等等角度上，究竟体验如何，下面文章将做一个简单的概述，同时利用目前对RISCV的知识层面的理解，去分析这个芯片的使用。

过去4年，作者所在团队在开源芯片和RISC-V领域撰写了21份材料，总计超过十万字，记录了我们在这个领域的一些思考和进展。

RISC-V指令集从2014年正式发布第一版用户手册时面临多方质疑，到今年国内发布首个RISC-V支持政策。随着RISC-V商业落地的向前推进，业界也充满了期待，但是从指令集设计到最终的应用，我们对RISC-V或许有些误解。

RI5CY是PULP这两种项目中一个最早开源采用RISC-V架构的处理器核，2016年成为基金会认可的RISC-V内核之一，2020年2月更名CV32E40P，OpenHw平台维护。

指令集是所有指令的集合，指令架构是一组系统，包括了寻址模式、指令格式、指令类型等。